


Chapter 5

同步序向邏輯

序向電路






(a) Block diagram



(b) Timing diagram of clock pulses

FIGURE 5.2

Synchronous clocked sequential circuit



如果電路中有回授，就可能形成記憶效果。

例如兩個反相器或兩個邏輯閘互相回授時，電路可能會穩定在某一種狀態。

以簡單的回授電路來說，可能有兩種穩定狀態：

$0 \rightarrow 1$

或

$1 \rightarrow 0$

這表示電路可以「保持」某個狀態，因此具有記憶能力。

這也是門鎖器、正反器等記憶元件的基本概念。

序向電路

- ▶ 序向電路有兩種主要的類型，它們的分類視信號的時序而定。
 - ▶ **同步序向電路(synchronous sequential circuit)**
 - ▶ 是一個其動作可由它的不連續之瞬時信號來決定的系統
 - ▶ **非同步序向電路(asynchronous sequential circuit)**
 - ▶ 的動作則取決於瞬時的輸入信號及輸入信號改變的次序

同步序向電路

有 clock 控制，狀態一起更新

非同步序向電路

沒有 clock，輸入一變就改變

序向電路

▶ 同步序向電路


- ▶ 利用產生一連串週期性時脈脈波(**clock pulses**) 的計時裝置，稱之為**時脈產生器(clock generator)**
- ▶ 整個系統都使用到脈波
- ▶ 同步序向電路利用時脈來控制儲存元件，稱為**時脈序向電路(clocked sequential circuits)**
- ▶ 這些電路很少出現不穩定的情況
- ▶ 時脈信號: *clock, clk*

儲存元件：閘鎖器

- ▶ 對信號準位操作(而非信號轉態) 之儲存元件，稱為**閘鎖器(latches)**；
- ▶ 但可由時脈轉態加以操控的儲存元件則稱之為**正反器(flip-flop)**
- ▶ 閘鎖器又稱之為**準位感測(level-sensitive)**裝置；
- ▶ 正反器則為**邊緣-感測(edge-sensitive)** 裝置
- ▶ 什麼是信號準位 (Signal Level) ？信號準位就是「電壓的高低」，用來表示 0 或 1

SR 門鎖器

- ▶ SR 門鎖器是由兩個交連的NOR 閘或兩個交連的NAND 閘之電路所組成，它有兩個輸入端，分別標示為 S 代表設置輸入，及 R 代表重置輸入
- ▶ 當輸出 $Q = 1$ 且 $Q' = 0$ 時，此門鎖器被稱為處於**設置狀態(set state)**。
- ▶ 當輸出 $Q = 0$ 且 $Q' = 1$ 時，被稱為處於**重置狀態(reset state)**。
- ▶ 若將1 同時加入門鎖器的 S 和 R 的輸入端，則兩輸出端同時為0。這動作將形成一個**未定義的次一狀態(undefined next state)**



(a) 邏輯圖

S	R	Q	Q'
1	0	1	0
0	0	1	0
0	1	0	1
0	0	0	1
1	1	0	0

(在 $S = 1, R = 0$ 之後)

(在 $S = 0, R = 1$ 之後)


(禁止)

(b) 函數表

圖 5.3 由 NOR 閘所構成之 SR 門鎖器


範例

已知一個 **SR NOR** 門鎖器 (如下圖) 輸入 S 與 R 的訊號波形變化圖如下所示，假設忽略門鎖器內部的閘傳遞延遲，試畫出此門鎖器輸出 Q 的波形變化圖。




範例

已知一個 **SR NOR** 門鎖器 (如下圖) 輸入 **S** 與 **R** 的訊號波形變化圖如下所示，假設忽略門鎖器內部的閘傳遞延遲，試畫出此門鎖器輸出 **Q** 的波形變化圖。




SR 門鎖器的函數功能表如下圖所示，因此根據輸入 **SR** 的情況，我們可以畫出如下輸出 **Q** 的波形變化圖以及時段狀態對照表：



時段		t_1	t_2	t_3	t_4	t_5	t_6	t_7
輸入	S	1	0	0	1	0	0	0
	R	0	0	1	0	0	1	0
狀態		設定	不變	重置	設定	不變	重置	不變
輸出	Q	1	1	0	1	1	0	0

SR 閘鎖器

► 圖5.4 是一組由兩個交連的NAND 閘所構成的SR 閘鎖器。



(a) 邏輯圖


S	R	Q	Q'	
1	0	0	1	
1	1	0	1	(在 $S = 1, R = 0$ 之後)
0	1	1	0	
1	1	1	0	(在 $S = 0, R = 1$ 之後)
0	0	1	1	(禁止)

(b) 函數表

► 圖 5.4 由 NAND 閘所構成之 SR 閘鎖器


範例

已知一個 $S'R'$ 門鎖器 (SR NAND 門鎖器) 輸入 S 與 R 的訊號波形變化圖如下所示，假設忽略門鎖器內部的閘傳遞延遲，試畫出此門鎖器輸出 Q 的波形變化圖。




範例

已知一個 $S'R'$ 門鎖器 (SR NAND 門鎖器) 輸入 S 與 R 的訊號波形變化圖如下所示，假設忽略門鎖器內部的閘傳遞延遲，試畫出此門鎖器輸出 Q 的波形變化圖。



作法：


$S'R'$ 門鎖器的函數功能表如圖所示，因此根據輸入 SR 的情況，我們可以畫出如下輸出 Q 的波形變化圖以及時段狀態對照表：



時段		t_1	t_2	t_3	t_4	t_5	t_6	t_7
輸入	S	1	1	0	1	1	1	0
	R	0	1	1	0	1	1	1
狀態		重置	不變	設定	重置	不變	不變	設定
輸出	Q	0	0	1	0	0	0	1

SR 門鎖器

- 具有控制輸入的SR 門鎖器如圖5.5 所示



(a) 邏輯圖


En	S	R	Q 的次一狀態
0	X	X	未改變
1	0	0	未改變
1	0	1	$Q = 0$ ；重置狀態
1	1	0	$Q = 1$ ；設置狀態
1	1	1	未決定狀態

(b) 函數表

► 圖 5.5 具有控制輸入之 SR 門鎖器

D 型門鎖器(透明門鎖器)

- ▶ 有一種排除SR 門鎖器發生不確定狀態的方法，亦即確保S 和R 的輸入絕不可同時為1
- ▶ 這可由圖5.6 的D 型門鎖器來完成。此門鎖器只有兩個輸入： D (資料) 和 En (致能)



(a) 邏輯圖

En	D	Q 的次一狀態
0	X	未改變
1	0	$Q = 0$ ；重置狀態
1	1	$Q = 1$ ；設置狀態

(b) 函數表

D 型門鎖器可以將資料儲存在它的內部，故又稱為資料門鎖器，它的行為就像一個標準的儲存單元。當 D 型門鎖器被致能時 ($en = 1$)，在門鎖器輸入端 D 的二元資料會被傳送到輸出端 Q (就像儲存單元的寫入動作)。

當它被禁能時 ($en = 0$)，在 D 型門鎖器輸入端 D 的二元資料不會被傳送到輸出端 Q ，此時輸出端 Q 的值不變，保留前一時刻的輸出值 (就像儲存單元的記憶動作，會持續保留記憶住原先寫入的值)，一直到再度被致能時，才改變輸出值。

D 型門鎖器(透明門鎖器)

► 各種門鎖器的圖示符號




FIGURE 5.7
Graphic symbols for latches

儲存元件：正反器

- ▶ 一個閂鎖器或正反器控制輸入的改變可以切換其狀態。這種瞬時 (momentary) 改變被稱為**觸發(trigger)**，由觸發而引起的轉變被稱為正反器的觸發
 - ▶ 準位觸發 - 閂鎖器
 - ▶ 邊緣觸發 - 正反器




FIGURE 5.8
Clock response in latch and flip-flop

邊緣觸發D 型正反器

- ▶ D 型主僕正反器
 - ▶ two separate flip-flops
 - ▶ a master flip-flop (positive-level triggered)
 - ▶ a slave flip-flop (negative-level triggered)





FIGURE 5.9
Master-slave D flip-flop



邊緣觸發D 型正反器




圖 5.10 D 型正緣觸發正反器

圖 5.4 由 NAND 閘所構成之 SR 門鎖器

邊緣觸發D 型正反器




圖 5.10 D 型正緣觸發正反器

圖 5.4 由 NAND 閘所構成之 SR 門鎖器

邊緣觸發D 型正反器






圖 5.10 D 型正緣觸發正反器

圖 5.4 由 NAND 閘所構成之 SR 門鎖器

邊緣觸發D 型正反器



(a) 邏輯圖

S	R	Q	Q'
1	0	0	1
1	1	0	1
0	1	1	0
1	1	1	0
0	0	1	1

(在 S=1, R=0 之後)
(在 S=0, R=1 之後)
(禁止)

(b) 函數表

圖 5.4 由 NAND 閘所構成之 SR 門鎖器

圖 5.10 D 型正緣觸發正反器

邊緣觸發D 型正反器





圖 5.10 D 型正緣觸發正反器

圖 5.4 由 NAND 閘所構成之 SR 門鎖器


邊緣觸發D 型正反器

- ▶ 當我們使用邊緣觸發正反器時，必須將正反器對輸入資料及對時脈的**反應時序 (timing of the response)** 加以考量
- ▶ **設定時間(setup time)**，即在時脈發生轉變之前，輸入**D** 必須維持在一常數值之時間。
- ▶ **保持時間(hold time)**，即在加入時脈的正轉變之後，輸入**D** 必須維持不變之時間。
- ▶ 正反器的**傳播延遲時間(propagation delay time)** 被定義為介於觸發邊緣和穩定的新輸出狀態之間的**時間間隔(time interval)**。


設定時間、保持時間、傳播延遲時間



邊緣觸發D 型正反器



(a) Positive-edge



(b) Negative-edge

JK flip-flop

- ▶ $D = JQ' + K'Q$
 - ▶ J=0, K=0: $D=Q$, no change
 - ▶ J=0, K=1: $D=0 \rightarrow Q=0$
 - ▶ J=1, K=0: $D=1 \rightarrow Q=1$
 - ▶ J=1, K=1: $D=Q' \rightarrow Q=Q'$







FIGURE 5.12
JK flip-flop

T flip-flop


- ▶ $D = T \oplus Q = TQ' + T'Q$
 - ▶ $T=0$: $D=Q$, no change
 - ▶ $T=1$: $D=Q' \rightarrow Q=Q'$



(a) From JK flip-flop



(b) From D flip-flop



(c) Graphic symbol

FIGURE 5.13
T flip-flop

特性表

- 特性表定義一個正反器的邏輯性質，並藉由表格的形式描述其動作

D flip-flop

$$Q(t+1) = D$$

JK flip-flop

$$Q(t+1) = JQ' + K'Q$$

T flop-flop

$$Q(t+1) = T \oplus Q$$

Table 5.1
Flip-Flop Characteristic Tables

JK Flip-Flop			
J	K	Q(t + 1)	
0	0	Q(t)	No change
0	1	0	Reset
1	0	1	Set
1	1	Q'(t)	Complement

D Flip-Flop

D	Q(t + 1)	
0	0	Reset
1	1	Set

T Flip-Flop

T	Q(t + 1)	
0	Q(t)	No change
1	Q'(t)	Complement

特性方程式

▶ D 型正反器

$$Q(t + 1) = D$$



▶ JK 正反器

$$Q(t + 1) = JQ' + K'Q$$

▶ T 型正反器

$$Q(t + 1) = T \oplus Q$$

D-FF with Async. Reset



R	Clk	D	Q	Q'
0	X	X	0	1
1	$\uparrow$	0	0	1
1	$\uparrow$	1	1	0

(c) 函數表

圖 5.14 具有非同步重置輸入的 D 型正反器

時控序向電路分析

- ▶ 一個時控序向電路的動作取決於其輸入、輸出，及其正反器的狀態
- ▶ 其輸出及次一狀態是輸入及目前狀態的函數
- ▶ 分析一個序向電路必須使用包含輸入、輸出，及內部狀態的時序圖或時序表
- ▶ 狀態表和狀態圖可用來描述序向電路的動作

狀態方程式

- ▶ 時控序向電路的動作可利用狀態方程式而以代數方式描述。
- ▶ **狀態方程式(state equation)**(亦可稱為**轉移方程式(transition equation)**) 說明次一狀態是輸入及目前狀態的函數

假設：

目前狀態： $Q(t)$

下一狀態： $Q(t + 1)$

輸入： X

狀態方程式：

$$Q(t + 1) = f(X, Q(t))$$




圖 5.15 序向電路的範例

狀態方程式

- 從圖5.15 的邏輯圖來寫出一組狀態方程式：

$$A(t + 1) = A(t)x(t) + B(t)x(t)$$

$$B(t + 1) = A'(t)x(t)$$

- 更簡潔的型式表示為：

$$A(t + 1) = Ax + Bx$$

$$B(t+1) = A'x$$

- 輸出布林方程式：

$$y(t) = [A(t) + B(t)]x'(t)$$

$$y = (A + B)x'$$




圖 5.15 序向電路的範例

狀態表

- 輸入、輸出，及正反器狀態的時序，可利用**狀態表(state table)**，有時亦稱為**轉變表(transition table)**來表示。

目前狀態 + 輸入 → 次一狀態 + 輸出

$$A(t + 1) = Ax + Bx$$

$$B(t + 1) = A'x$$

$$y = (A + B)x'$$

表 5.2 圖 5.15 電路的狀態表

目前狀態		輸入	次一狀態		輸出
<i>A</i>	<i>B</i>	<i>x</i>	<i>A</i>	<i>B</i>	<i>y</i>
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0

狀態表

$$A(t + 1) = Ax + Bx$$

$$B(t + 1) = A'x$$

$$y = Ax' + Bx'$$

表 5.3 狀態表的第二種形式

目前 狀態		次一狀態				輸出	
		$x = 0$		$x = 1$		$x = 0$	$x = 1$
A	B	A	B	A	B	y	y
0	0	0	0	0	1	0	0
0	1	0	0	1	1	1	0
1	0	0	0	1	0	1	0
1	1	0	0	1	0	1	0

狀態圖

- ▶ 在狀態圖中，狀態以圓圈表示，狀態彼此間的轉換(時脈觸發型) 則以連接這兩圓圈的射線來表示
- ▶ 在圓內的二進位數字代表正反器的狀態，而兩狀態間的射線，則用兩個以斜線分開的二進位數字來標示

表 5.2 圖 5.15 電路的狀態表

目前狀態		輸入	次一狀態		輸出
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0





圖 5.16 圖 5.15 電路之狀態圖

D 型正反器的分析

$$D_A = A \oplus x \oplus y$$

$$A(t+1) = A \oplus x \oplus y$$

- 輸入方程式
- 狀態方程式



(a) 電路圖

目前 狀態	輸入		次一 狀態
A	x	y	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

(b) 狀態表


狀態圖怎麼畫?

D 型正反器的分析

$$D_A = A \oplus x \oplus y$$

$$A(t + 1) = A \oplus x \oplus y$$


- 輸入方程式
- 狀態方程式



(a) 電路圖

目前 狀態	輸入		次一 狀態
A	x	y	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

(b) 狀態表



(c) 狀態圖

JK 正反器的分析

- ▶ 一個使用JK 或T 型正反器的序向電路，其次一狀態值可由下列程序獲得：
 1. 用目前狀態和輸入變數來表示，決定正反器的輸入方程式。
 2. 列出每一個輸入方程式的二進位值。
 3. 使用相對應的正反器特性表，決定狀態表中的次一狀態值。

JK 正反器的分析

JK 正反器

J	K	$Q(t+1)$	
0	0	$Q(t)$	狀態未改變
0	1	0	重置為 0
1	0	1	設置為 1
1	1	$Q'(t)$	補數輸出

$$J_A = B \quad K_A = Bx'$$

$$J_B = x' \quad K_B = A'x + Ax' = A \oplus x$$




圖 5.18 具 JK 正反器之序向電路

JK 正反器的分析

表 5.4 含 JK 正反器之序向電路狀態表

► 此序向電路之

目前狀態		輸入	次一狀態		正反器輸入			
<i>A</i>	<i>B</i>	<i>x</i>	<i>A</i>	<i>B</i>	<i>J_A</i>	<i>K_A</i>	<i>J_B</i>	<i>K_B</i>
0	0	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1
0	1	0	1	1	1	1	1	0
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	1	1
1	0	1	1	0	0	0	0	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0

狀態圖

$$A(t + 1) = BA' + (Bx')'A = A'B + AB' + Ax$$


► $A \cdot B$ 的狀態方: $B(t + 1) = x'B' + (A \oplus x)'B = B'x' + ABx + A'Bx'$

$$A(t + 1) = JA' + K'A$$

$$B(t + 1) = JB' + K'B$$

$$J_A = B \quad K_A = Bx'$$

$$J_B = x' \quad K_B = A'x + Ax' = A \oplus x$$



JK 正反器


J	K	Q(t + 1)	
0	0	Q(t)	狀態未改變
0	1	0	重置為 0
1	0	1	設置為 1
1	1	Q'(t)	補數輸出

圖 5.19 圖 5.18 電路之狀態圖


T 型正反器分析

$$Q(t + 1) = T \oplus Q = T'Q + TQ'$$

► 特性方程



(a) 電路圖



(b) 狀態圖

T 型正反器

T	Q(t + 1)
0	Q(t) 狀態未改變
1	Q'(t) 補數輸出

圖 5.20 含有 T 型正反器的序向電路 (二進位計數器)

T 型正反器分析

- ▶ 兩個輸入方程式和一個輸出方程式做代數描述：

$$T_A = Bx$$

$$T_B = x$$

$$y = AB$$

- ▶ 狀態方程式

$$A(t + 1) = (Bx)'A + (Bx)A' = AB' + Ax' + A'Bx$$


$$B(t + 1) = x \oplus B$$

狀態表

表 5.5 含有 T 型正反器的序向電路之狀態表

目前 狀態		輸入	次一 狀態		輸出
A	B		A	B	
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

狀態圖



有限狀態機的密利與莫爾模型

► 密利模型(Mealy model)

- 輸出值是目前狀態和輸入兩者的函數
- 其輸出可能產生瞬間的錯誤值

► 莫爾模型(Moore model)

- 輸出值則僅是目前狀態的函數
- 序向電路的輸出會與時脈同步，此乃因為正反器的輸出與時脈同步，而序向電路的輸出僅依正反器的輸出而定所致

有限狀態機的密利與莫爾模型




FIGURE 5.21
Block diagrams of Mealy and Moore state machines

Mealy/Moore 比較表

	Mealy	Moore
輸出取決	當前狀態與輸入	只取決於當前狀態
輸出變化時機	輸入變化時立即改變	狀態變化時才改變 (同步於時脈)
響應速度	較快，輸入變化可立即影響輸出	較慢，輸出須等到下一個時脈觸發
狀態數量	較少，因為輸出可由輸入影響	較多，因為每種輸出需要獨立狀態
設計複雜度	較複雜，需考慮輸入對輸出的即時影響	較簡單，輸出只取決於狀態
Glitch	較容易產生glitch，因為輸出受輸入影響	較少有機會有 Glitch
適用場合	需要快速反應的應用，例如通訊協議	需要穩定輸出的應用，例如同步計數器
典型應用	序列偵測器 (Sequence Detector)、通訊協議	計數器 (Counters)、控制電路

例題


- ▶ 一個具有兩個 JK 正反器 A 與 B 和一個輸入 x 的序向電路。此電路可用下列正反器輸入方程式描述：
- ▶ $J_A = x, K_A = B$
- ▶ $J_B = x, K_B = A'$
- ▶ (a) 試將 J 、 K 變數代入輸入方程式，推導出狀態方程式 $A(t + 1)$ 及 $B(t + 1)$ 。
- ▶ (b) 繪出此電路之狀態圖。
- ▶ (c) 判斷這個FSM電路為 Mealy machine或是 Moore machine，並說明之。(A,B視為此FSM的輸出)

JK 正反器

J	K	$Q(t + 1)$	
0	0	$Q(t)$	狀態未改變
0	1	0	重置為 0
1	0	1	設置為 1
1	1	$Q'(t)$	補數輸出

時控序向電路分析

分析步驟



狀態方程式

- ▶ 狀態方程式：

$$A(t + 1) = A(t)x(t) + B(t)x(t)$$

$$B(t + 1) = A'(t)x(t)$$

- ▶ 更簡潔的型式表示為：

$$A(t + 1) = Ax + Bx$$

$$B(t + 1) = A'x$$

- ▶ 輸出布林方程式：

$$y(t) = [A(t) + B(t)]x'(t)$$

$$y = (A + B)x'$$




圖 5.15 序向電路的範例

狀態表

► 狀態方程式：

► $A(t+1) = A(t)x(t) + B(t)x(t)$

► $B(t+1) = A'(t)x(t)$

► 輸出方程式：

► $y(t) = (A(t)+B(t))x'(t)$

目前狀態 + 輸入 → 次一狀態 + 輸出

Table 5.2

State Table for the Circuit of Fig. 5.15

Present State		Input	Next State		Output
A	B		A	B	
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0

另一種狀態表

$$\begin{aligned}A(t + 1) &= Ax + Bx \\ B(t + 1) &= A'x \\ y &= Ax' + Bx'\end{aligned}$$

Table 5.3
Second Form of the State Table

Present State		Next State				Output	
		$x = 0$		$x = 1$		$x = 0$	$x = 1$
		A	B	A	B	y	y
0	0	0	0	0	1	0	0
0	1	0	0	1	1	1	0
1	0	0	0	1	0	1	0
1	1	0	0	1	0	1	0

狀態圖

表 5.2 圖 5.15 電路的狀態表

目前狀態		輸入	次一狀態		輸出
A	B		A	B	
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0





圖 5.16 圖 5.15 電路之狀態圖

D 型正反器的分析

- 輸入方程式
- 狀態方程式

$$D_A = A \oplus x \oplus y$$


$$A(t+1) = A \oplus x \oplus y$$



(a) 電路圖

目前 狀態	輸入		次一 狀態
A	x	y	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

(b) 狀態表



(c) 狀態圖

JK 正反器的分析

JK 正反器

<i>J</i>	<i>K</i>	<i>Q(t + 1)</i>	
0	0	<i>Q(t)</i>	狀態未改變
0	1	0	重置為 0
1	0	1	設置為 1
1	1	<i>Q'(t)</i>	補數輸出

$$J_A = B \quad K_A = Bx'$$

$$J_B = x' \quad K_B = A'x + Ax' = A \oplus x$$




圖 5.18 具 JK 正反器之序向電路

JK 正反器的分析-狀態圖

$$A(t+1) = JA' + K'A$$

$$B(t+1) = JB' + K'B$$

A 、 B 的狀態方程式:

$$A(t+1) = BA' + (Bx')'A = A'B + AB' + Ax$$

$$B(t+1) = x'B + (A \oplus x)'B = B'x + ABx + A'Bx'$$





FIGURE 5.19

State diagram of the circuit of Fig. 5.18


T 型正反器分析

► 特性方程式

► $Q(t+1) = T \oplus Q = TQ' + T'Q$



(a) Circuit diagram



(b) State diagram

FIGURE 5.20
Sequential circuit with T flip-flops (Binary Counter)

T 型正反器分析

- ▶ 兩個輸入方程式和一個輸出方程式做代數描述：
 - ▶ $TA=Bx$
 - ▶ $TB= x$
 - ▶ $y = AB$
- ▶ 狀態方程式
 - ▶ $A(t+1) = (Bx)'A+(Bx)A' = AB'+Ax'+A'Bx$
 - ▶ $B(t+1) = x \oplus B$


Table 5.5
State Table for Sequential Circuit with T Flip-Flops

Present State		Input	Next State		Output
A	B		A	B	
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

狀態設計

Table 5.5
State Table for Sequential Circuit with T Flip-Flops

Present State		Input x	Next State		Output y
A	B		A	B	
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1



有限狀態機的密利與莫爾模型

- ▶ **密利模型(Mealy model)**

- ▶ 輸出值是目前狀態和輸入兩者的函數

- ▶ **莫爾模型(Moore model)**

- ▶ 輸出值則僅是目前狀態的函數





FIGURE 5.21
Block diagrams of Mealy and Moore state machines

Mealy/Moore 比較表

	Mealy	Moore
輸出取決	當前狀態與輸入	只取決於當前狀態
輸出變化時機	輸入變化時立即改變	狀態變化時才改變（同步於時脈）
響應速度	較快，輸入變化可立即影響輸出	較慢，輸出須等到下一個時脈觸發
狀態數量	較少，因為輸出可由輸入影響	較多，因為每種輸出需要獨立狀態
設計複雜度	較複雜，需考慮輸入對輸出的即時影響	較簡單，輸出只取決於狀態
Glitch	較容易產生glitch，因為輸出受輸入影響	較少有機會有 Glitch
適用場合	需要快速反應的應用，例如通訊協議	需要穩定輸出的應用，例如同步計數器
典型應用	序列偵測器 (Sequence Detector)、通訊協議	計數器 (Counters)、控制電路

狀態簡化與指定

狀態簡化與指定

- ▶ 序向電路的**分析(analysis)** 可從電路圖著手，直到完成狀態表或狀態圖為止。
- ▶ 序向電路的**設計(design)**(合成) 從一組規格開始，並以完成邏輯圖為目的

狀態簡化

- ▶ 保持外部輸入-輸出條件不變的情況下，簡化狀態表中的狀態數目
- ▶ 狀態數目的簡化可能會(也可能不會)造成正反器數目的簡化




FIGURE 5.25
State diagram

狀態簡化

狀態	<i>a</i>	<i>a</i>	<i>b</i>	<i>c</i>	<i>d</i>	<i>e</i>	<i>f</i>	<i>f</i>	<i>g</i>	<i>f</i>	<i>g</i>	<i>a</i>
輸入	0	1	0	1	0	1	1	0	1	0	0	
輸出	0	0	0	0	0	1	1	0	1	0	0	

- 在每一行裡，包括了目前狀態、輸入值，和輸出值。次一狀態被寫在下一行的最上方
- 在此電路中，狀態是次要的，因為我們想要的僅是：由於輸入順序而產生的輸出順序




圖 5.25 狀態圖

什麼情況下兩個狀態可以合併？

- 如果兩個狀態滿足：相同輸入時，輸出相同
- 相同輸入時，下一狀態相同或等效，那麼這兩個狀態就是**等效狀態**，可以合併。

狀態簡化




Table 5.6
State Table

Present State	Next State		Output	
	$x = 0$	$x = 1$	$x = 0$	$x = 1$
<i>a</i>	<i>a</i>	<i>b</i>	0	0
<i>b</i>	<i>c</i>	<i>d</i>	0	0
<i>c</i>	<i>a</i>	<i>d</i>	0	0
<i>d</i>	<i>e</i>	<i>f</i>	0	1
<i>e</i>	<i>a</i>	<i>f</i>	0	1
<i>f</i>	<i>g</i>	<i>f</i>	0	1
<i>g</i>	<i>a</i>	<i>f</i>	0	1

狀態e=狀態g

狀態簡化

狀態e=狀態g

Table 5.7
Reducing the State Table

Present State	Next State		Output	
	$x = 0$	$x = 1$	$x = 0$	$x = 1$
a	a	b	0	0
b	c	d	0	0
c	a	d	0	0
d	e	f	0	1
e	a	f	0	1
f	$g \rightarrow e$	f	0	1

狀態簡化

Table 5.8
Reduced State Table

Present State	Next State		Output	
	$x = 0$	$x = 1$	$x = 0$	$x = 1$
a	a	b	0	0
b	c	d	0	0
c	a	d	0	0
d	e	d	0	1
e	a	d	0	1




FIGURE 5.26
Reduced state diagram

state	a	a	b	c	d	e	d	d	e	d	e	a
input	0	1	0	1	0	1	1	0	1	0	0	
output	0	0	0	0	0	1	1	0	1	0	0	

狀態指定

Table 5.9
Three Possible Binary State Assignments

State	Assignment 1, Binary	Assignment 2, Gray Code	Assignment 3, One-Hot
<i>a</i>	000	000	00001
<i>b</i>	001	001	00010
<i>c</i>	010	011	00100
<i>d</i>	011	010	01000
<i>e</i>	100	110	10000

三種可能的二進位狀態指定

Table 5.10

Reduced State Table with Binary Assignment 1

Present State	Next State		Output	
	$x = 0$	$x = 1$	$x = 0$	$x = 1$
000	000	001	0	0
001	010	011	0	0
010	000	011	0	0
011	100	011	0	1
100	000	011	0	1

設計程序

設計程序

1. 從文字敘述及所需要的操作規格，推導出電路的狀態圖。
2. 如果需要，簡化狀態數量。
3. 指定狀態的二進位值。
4. 求出二進位編碼的狀態表。
5. 選擇欲使用的正反器形式。
6. 推導出已簡化的輸入方程式及輸出方程式。
7. 繪製邏輯圖。

Analysis

Circuit Diagram



Equations



State Table



State Diagram

Design

State Diagram



State Table



Equations



Circuit Diagram

使用D 型正反器之合成法

- 設計一個電路，它能偵測出在輸入端的一串位元中(輸入是一個**串列式位元串(serial bit stream)**)，有三個或更多個連續的1 出現。




FIGURE 5.27

State diagram for sequence detector

Table 5.11

State Table for Sequence Detector

Present State		Input <i>x</i>	Next State		Output <i>y</i>
<i>A</i>	<i>B</i>		<i>A</i>	<i>B</i>	
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	1	1	1

使用D 型正反器之合成法

- ▶ 正反器的輸入方程式及輸出方程式
 - ▶ $A(t+1) = D_A(A,B,x) = \Sigma(3,5,7)$
 - ▶ $B(t+1) = D_B(A,B,x) = \Sigma(1,5,7)$
- ▶ 輸出方程式
 - ▶ $y(A,B,x) = \Sigma(6,7)$
- ▶ 卡諾圖簡化後的方程式
 - ▶ $D_A = Ax + Bx$
 - ▶ $D_B = Ax + B'x$
 - ▶ $y = AB$

Bx		B			
		00	01	11	10
A	0	m_0	m_1	m_3 1	m_2
	1	m_4	m_5 1	m_7 1	m_6

x

$$D_A = Ax + Bx$$

Bx		B			
		00	01	11	10
A	0	m_0	m_1 1	m_3	m_2
	1	m_4	m_5 1	m_7 1	m_6

x

$$D_B = Ax + B'x$$

Bx		B			
		00	01	11	10
A	0	m_0	m_1	m_3	m_2
	1	m_4	m_5	m_7 1	m_6 1

x

$$y = AB$$

FIGURE 5.28
K-Maps for sequence detector

邏輯電路圖




FIGURE 5.29
Logic diagram of a Moore-type sequence detector

範例：一個三位元的二進位計數器的狀態圖




FIGURE 5.32
State diagram of three-bit binary counter

狀態表

► 使用T Flip-Flops激勵表

$Q(t)$	$Q(t = 1)$	T
0	0	0
0	1	1
1	0	1
1	1	0

Table 5.14
State Table for Three-Bit Counter

Present State			Next State			Flip-Flop Inputs		
A_2	A_1	A_0	A_2	A_1	A_0	T_{A2}	T_{A1}	T_{A0}
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	1	1
1	1	1	0	0	0	1	1	1

卡諾圖






FIGURE 5.33
Maps for three-bit binary count

計數器的邏輯圖

- ▶ $T_{A2} = A_1 A_2$
- ▶ $T_{A1} = A_0$
- ▶ $T_{A0} = 1$




FIGURE 5.34

Logic diagram of three-bit binary counter